TO2002 A 000997



### Ministero delle Attività Produttive

Direzione Generale per lo Sviluppo Produttivo e la Competitività Ufficio Italiano Brevetti e Marchi Ufficio G2

Autenticazione di copia di documenti relativi alla domanda di brevetto per:

Invenzione Industriale



Si dichiara che l'unita copia è conforme ai documenti originali depositati con la domanda di brevetto sopraspecificata, i cui dati risultano dall'accluso processo verbale di deposito.

3 0 DIC. 2003

Roma lì

DIRIGENTE

Sig.ra E. MARINELLI

Caso 02-AG-195/RR

AL MINISTERO DELL'INDUSTRIA DEL COMMERCIO E DELL'ARTIGIANATO MODULO A UFFICIO ITALIANO BREVETTI E MARCHI - ROMA

DOMANDA DI BREVETTO PER INVENZIONE INDUSTRIALE DEPOSITO DISCOUR AUTORITA DE CONTRA DE CONTRA

Ю	MANNUA C	N BHEV	ETTO PER INVE	NZIONE INDUSTRIALE,	, DEPOSITO RISER	VE, ANTICIPATA ACCE	=991BILL1A AL F	OBBLICO	Ĺ	الــــ
A. F	RICHIEDEI									NA
1	) Denomir			ECTRONICS S.R.L						_ ISA
	Residen	1228 E	AGRATE BRI	ANZA (MI)			codice	0.0	<u>951900</u>	),9,6 <u>,8</u> 1
2	e) Denomir	nazione L		· · · · <del>- · · · · · · · · · · · · · · ·</del>				<del></del>		لبال
	Residen	228 L					codice			لىب
B. F	RAPPRESE	NTANTE	DEL RICHIEDENT	E PRESSO L'U.I.B.M.						•
	naname e	nome  BE	ERGADANO I	MIRKO e altri			cod fiscale	111116		لبب
				ISTUDIO TORTA						1
		iotti		(SIGUIS CONTA)				1.0.	1.2.1	IT.d
-				1	n, 1010101	CHUB C		ap the	· come	عدد رم
		ELETTR	O destinatario			1		cap		
-	nia L							cap [	· uru	ייים (אמ
	TTOLO			classe proposta (sez/cl/	•	0 - FF				
PR	OCEDI	MENTO	AUTOALLIN	EATO PER LA FA	BBRICAZIONE	DI DISPOSITI	VI BLETTRO	DNICI INTEG	RATI	!
Ĺ				<del></del>				· · · · · · · · · · · · · · · · · · ·		
L							<del></del>			
			BILITÀ AL PUBBLI			SE ISTANZA: DATA			ىنىنا ، س	لببيد
	NVENTOS ) LBEZ			enone nome		3)		ome nome		1
			lessandro			<u> </u>				1
	.,			,		4)				
F. F	PRIORITÀ						allegato S/R		NTO RISERVE	
		o organiz		tipo di priorità	numero di doman	•		Data	Nº Protoc	
1	ı) L	<del></del>		J L		الناالنال		لنا لنا لنا	للنل	
. 2	2)			J I		ــا/لــا/لــا	یا نا لیب	لىا لىا لى		للس
G. (	CENTRO A	BILITAT	O DI RACCOLTA C	OLTURE DI MICRORGANIS	BMI, denominazione	L				لـــــــــــــــــــــــــــــــــــــ
L								M	ARCA DA BO	OFFICE AND ADDRESS OF THE PARTY
н. /	ANNOTAZ	IONI SPE	CIALI .	•	•			5		
ı								11	100.101	
								(a)		
 I									365 W.Z	
DOC	UMENTA	ZIONE AI	LEGATA					SCIOCI IME	NTO RISERVE	<del></del>
	N. es.		.0.0	-			1.	Data	N° Protoc	
	.1) [2]	PROV	n. pag. (2)2	riassunto con disegno prin	•			لــا/لــا/لــا		
	.2) [2]	PROV	n. tav. i.0:6	disegno (obbligatorio se ci	tato in descrizione, 1 ese	mplare		لخاالناالنا	نسسا/	ا لب
Doc.	.s). L1	RIS		lettera d'incarico, procura	o riferimento procura ger	nerale	L	لبااليااليا	سسناا	ا لب
Doc.	4) []	RES		designazione inventore	11 marten et 100 marten et	1004 (1004 ) 1004 100 m	L	ليااليااليا	سسسال	ا بــــا
Doć.	.5) [_]	RIS		documenti di priorità con ti	raduzione in Italiano	1012 TO 102 B + 2 TO 1 + 2 LO 1 + 2 TO 4 + 7 TO 4 TO 1		ontronta singole priori	ītà .	.
Doc.	نا (6.	RIS		autorizzazione o atto di ces	ssione	M 1 1000 10 2 1000 100 100 100 100 100 10	l	لباالباالب	/	النب
Doc.	نا. رم.			nominativo completo dei ri	ichledente					
	•	ensamento.	totale Euro IDL	ecentonovantuno/8		1.1	n /		i ob	obligatorio
			1,1; 2,0,0,2			LING P	5,		v	1
	TINUA SI					ERGADANO MIR	ko			
DEL	PRESENT	E ATTO S	RICHSEDE COPIA	AUTENTICA SIMO S.I.						:
	<del></del>			TODING					<del></del>	
CAI	MERA DI	COMME	RCIO IND. ART.	AGR. DI TORINO	<del></del>	0040	0 0 0	7.	codi	ice [0:1!
<b>VER</b>	BALE DI D			MANDA	TO 2 U	02 A Reg 0	$\mathbf{u} \mathbf{u} \mathbf{g} \mathbf{g}$	VA.	•	٠.
Ļ'an	no (du	emilad	ue	·	,agiorno (Quin	dici		], del mese di	lovembre	
ii (1)	richiedente	(I) soprain	dicato (I) ha (hanno)	presentato a me sotioscritio i	a presente domanda, con	redate din. O.O. togdi eç	ggiuntivi per la con	cessione del brevetto	soprariportato	i.
L A	NNOTAZI	ONI VAR	IE DELL'UFFICIO R	IOGANTE	Chi ations Sales	70		•	<u> </u>	
L			11		MARCA DAROL	in in				
						1917	U			
,				15		315/	<u> </u>	vielle e	DUOP Pos	
	•	وريا .	EPOSITANTE/	)	<b>《光</b> 髓面型			L'UFFICIALE RO		, <b>~</b>
		STED	IO/TORTA	s.r.l.		20	M	irella CAVA		•
		-/ Am	Hea CROVE	RI	10,33 Eur	o 1.		CATEGORI		

NUMERO DOMANTO 2002 A 0099 ZEG.

DATA DI DEPOSITO 11.5 | 1.1 | 2.0 | 0.2 |

DATA DI RILASCIO 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 | 1.1 |

A.	RICHIEDENTE	Ħ
~•	***************************************	١.

Denominazione Residenza STMICROELECTRONICS S.R.L.

AGRATE BRIANZA (MI)


Classe proposta (sez\_/cl\_/scl/)

(gruppo/sottogruppo)

L. RIASSUNTO

Procedimento autoallineato per la fabbricazione di dispositivi elettronici integrati, includente le fasi di: in una fetta (20) semiconduttrice avente un substrato (21), realizzare strutture di isolamento (27) delimitanti aree attive (25, 26) e sporgenti rispetto al substrato (21); deporre un primo strato conduttivo (39), ricoprente le strutture di isolamento (27) e le aree attive (25, 26); e rimuovere parzialmente il primo strato conduttivo (28). Inoltre, prima di detta fase di deporre detto primo strato conduttivo (28), viene eseguita la fase di scavare dette strutture di isolamento (27).

#### M. DISEGNO



#### DESCRIZIONE

del brevetto per invenzione industriale di STMICROELECTRONICS S.R.L.

di nazionalità italiana,

con sede a 20041 AGRATE BRIANZA (MILANO) - VIA C. OLIVETTI, 2

Inventori: BEZ Roberto, GROSSI Alessandro

1 5 NOV. 2002

10

15

20

25

\*\*\* \*\*\* \*\*\* TO 2002A00099 🔏

La presente invenzione si riferisce ad un procedimento autoallineato per la fabbricazione di dispositivi elettronici integrati.

Come è noto, nella moderna microelettronica, la riduzione delle dimensioni complessive dei dispositivi è uno degli obbiettivi principali; nella fabbricazione di memorie di tipo non volatile, in particolare, è importante minimizzare l'ingombro di ciascuna cella di memoria. L'esigenza di spingere l'integrazione su scala sempre più larga comporta però delle difficoltà. In alcuni casi, ad esempio, l'allineamento delle maschere previste nelle diverse fasi di lavorazione dai procedimenti tradizionali richiede una precisione che spesso, in pratica, non si riesce a ottenere. In particolare, è difficoltoso allineare le maschere normalmente impiegate, da una parte, per definire le aree attive in cui vengono realizzate le celle di memoria e, dall'altra, per sagomare lo strato di polisilicio deposto sopra le

aree attive e formante i terminali flottanti ("floating gates") delle celle.

Sono perciò stati messi a punto procedimenti cosiddetti autoallineati, che permettono di eliminare le fasi di mascheratura più critiche, sfruttando la conformazione superficiale della fetta. Per maggiore chiarezza, si faccia riferimento alle figure 1-4, in cui è mostrata una fetta semiconduttrice 1 avente un substrato 10, ad esempio di silicio monocristallino. La fetta 1 comprende aree attive 2 conduttive, isolate mediante strutture di isolamento 3 a trincea o STI (dall'inglese "Shallow Trench Isolation"), ovvero, in alternativa, mediante strutture di isolamento realizzate con tecnidi ossidazione locale o LOCOS; in pratica, strutture di isolamento 3 comprendono trincee di profondità prefissata, riempite con ossido di silicio. In entrambi i casi, le strutture di isolamento 3 sporgono rispetto a una superficie 4 della fetta 1, a filo con le aree attive 2; in questo modo, le strutture di isolamento 3 definiscono recessi 5 esattamente al di sopra delle aree attive 2.

10

15

20

25

Mediante fasi di impiantazione e diffusione di specie droganti e fasi di ossidazione termica, all'interno delle aree attive 2 vengono realizzate regioni di canale di celle di memoria (qui non mostrate);

poi, tramite un'ossidazione termica, viene realizzato uno strato di ossido di gate 7, dello spessore di alcuni nanometri. Successivamente, viene deposto uno strato conduttivo 8 di polisilicio, come mostrato in figura 2.

Lo strato conduttivo 8 riempie i recessi 5 e ha uno spessore tale da coprire completamente le porzioni sporgenti delle strutture di isolamento 3.

In seguito (figura 3), viene effettuata una fase di planarizzazione CMP (dall'inglese "Chemical10 Mechanical-Polishing"), che viene arrestata quando le strutture di isolamento 3 sono di nuovo scoperte. In questo modo, viene rimosso tutto lo strato di polisilicio 8, tranne porzioni residue che occupano i recessi 5 e sono quindi perfettamente allineate alle aree attive
15 2. In pratica, le porzioni residue dello strato di po-

lisilicio 8, che sono isolate dalle rispettive aree at-

tive 2 grazie allo strato di ossido 7, formano termina-

Il procedimento prosegue con la formazione di uno strato isolante 12, ricoprente i terminali flottanti 11 dello strato di polisilicio 8, e con la deposizione di un ulteriore strato di polisilicio, che viene a sua volta definito per realizzare terminali di controllo 13 ("control gates") delle celle di memoria.

li flottanti 11 delle celle di memoria.

I procedimenti autoallineati noti, benché vantag-

giosi per quanto riguarda la possibilità di aumentare la scala di integrazione, presentano tuttavia altre limitazioni. I procedimenti tradizionali, infatti, permettono di realizzare componenti passivi (normalmente resistori e condensatori) al di sopra delle strutture isolanti. In particolare, tali componenti e i terminali flottanti delle celle di memoria possono essere formati a partire dallo stesso strato di polisilicio utilizzando un'unica maschera. Ciò è particolarmente utile per realizzare parti dei circuiti di lettura/scrittura delle celle di memoria, che normalmente sono integrati nella stessa fetta, ma devono sopportare tensioni correnti molto più elevate. L'ossido di gate è infatti troppo sottile per eliminare l'inevitabile accoppiamento capacitivo degli elementi passivi ad alta tensione con il substrato ed è facilmente soggetto a rotture se sottoposto a tensioni elevate. Inoltre, i procedimenti tradizionali permettono di realizzare nella stessa fetta celle standard e celle ad elevate prestazioni. il particolare, nelle celle ad elevate prestazioni, terminale flottante viene sagomato in modo tale estendersi in parte anche al di fuori delle aree attive ed è quindi meglio accoppiato con il terminale di controllo: queste celle possono perciò essere pilotate pru Milia rapidamente e/o con tensioni più basse.

10

20

È però evidente che i procedimenti autoallineati noti non permettono di realizzare né componenti passivi sopra le strutture isolanti, né celle ad elevate prestazioni. Da un lato, infatti, il trattamento CMP rimuove completamente il polisilicio sovrastante le strutture isolanti, dove non rimane materiale conduttivo per formare componenti elettrici; occorre perciò deporre e definire un nuovo strato di polisilicio. Dall'altro lato, proprio per il fatto che i procedimenti sono autoallineati, i recessi dove vengono formati i terminali flottanti delle celle hanno le stesse dimensioni delle aree attive sottostanti e quindi non è possibile migliorare l'accoppiamento.

Scopo della presente invenzione è realizzare un procedimento autoallineato per la fabbricazione di dispositivi elettronici integrati, che sia privo degli inconvenienti descritti.

15

20

25

Secondo la presente invenzione vengono realizzati un procedimento per procedimento autoallineato per la fabbricazione di dispositivi elettronici integrati e un dispositivo elettronico integrato, come definiti nelle rivendicazioni 1 e, rispettivamente, 19.

Per una migliore comprensione dell'invenzione, ne vengono ora descritte alcune forme di realizzazione, a puro titolo di esempio non limitativo e con riferimento

ai disegni allegati, nei quali:

20

25

- le figure 1-16 sono sezioni trasversali attraverso una fetta semiconduttrice in successive fasi di fabbricazione di un procedimento secondo una prima forma di attuazione della presente invenzione; e
- le figure 17 e 18 sono sezioni trasversali attraverso una fetta semiconduttrice in successive fasi di fabbricazione di un procedimento secondo una diversa forma di attuazione della presente invenzione.

10 Nel seguito, si farà riferimento all'utilizzo del procedimento secondo l'invenzione nella fabbricazione di memorie non volatili, in particolare di tipo EEPROM o flash; ciò non si deve tuttavia considerare limitati- ල් vo, in quanto il procedimento può essere utilizzato an-15 che nella realizzazione di dispositivi elettronici di altro tipo.

Con riferimento alle figure 5-16, una fetta semiconduttrice 20, preferibilmente di silicio, ha un substrato 21, ad esempio di tipo P. Inizialmente, sulla fetta 20 viene formata una maschera "hard" 22 comprendente uno strato di ossido di pad 22a e uno strato di nitruro di silicio 22b e presentante aperture 23. Utilizzando la maschera "hard" 22, il substrato 21 della fetta 20 viene attaccato e vengono aperte trincee 24, delimitanti aree attive di memoria 25 e aree attive di circuiteria 26, dove verranno realizzati in seguito celle di memoria e, rispettivamente, circuiti di lettura/scrittura e di controllo (figura 6).

Dopo una fase di ossidazione termica, con cui vie-5 ne ottimizzato il profilo delle trincee 24, le trincee 24 stesse vengono riempite di materiale dielettrico, qui ossido di silicio. La fetta 20 viene quindi planarizzata con un primo trattamento CMP (dall'inglese "Chemical-Mechanical-Polishing"); in particolare, 10 trattamento CMP viene interrotto quando è stata raggiunta la maschera "hard" 22, come mostrato in figura 7. A questo punto, in pratica, le aree attive di matrice 25 e di circuiteria 26 sono delimitate lateralmente da strutture di isolamento 27 a trincea, che si esten-15 dono in parte all'interno del substrato 21 e hanno porzioni sporgenti 27a proiettantisi superiormente dal substrato 21 stesso e allineate con la maschera "hard" 22.

Successivamente, sopra la fetta viene 20 realizza
20 ta una maschera di resist 28, avente prime e seconde
aperture 30, 31 (figura 8). In dettaglio, le prime
aperture 30 sono praticate al di sopra di alcune delle
aree attive di memoria 25, dove dovranno essere realizzate celle ad elevate prestazioni. Più precisamente, le

25 prime aperture 30 scoprono porzioni della maschera

"hard" 22 sovrastanti tali aree attive di memoria 25 e, inoltre, scoprono lateralmente le porzioni sporgenti 27a delle strutture di isolamento 27 ad esse adiacenti. Le seconde aperture 31, invece, scoprono centralmente le porzioni sporgenti 27a delle strutture di isolamento 27 che delimitano le aree attive di circuiteria 26. Le restanti aree attive di memoria 25, destinate a ospitare celle standard, sono coperte dalla maschera di resist 28.

10 Viene quindi effettuato un attacco controllato delle porzioni di ossido di silicio esposte, come mostrato in figura 9. In questa fase, in particolare, secondi recessi 32, 33 vengono all'interno delle strutture di isolamento 27 delimitanti le aree attive di memoria 25 e, rispettivamente, di circuiteria 26. In pratica, i primi recessi 32 sono delimitati inferiormente e da un lato dalle rispettive strutture di isolamento 27 e, da un lato opposto, da porzioni della maschera "hard" 22 ricoprenti aree atti-20 ve di memoria 25. I secondi recessi 33 sono invece scavati completamente all'interno delle strutture di isolamento 27 definenti le aree attive di circuiteria 26. Più in dettaglio, i secondi recessi 33 sono aperti e accessibili superiormente e sono delimitati lateralment

5 té e inferiormente dalle rispettive strutture di isol

mento 27.

10

15

20

In seguito, la maschera di resist 28 e la maschera "hard" 22 vengono rimosse, come mostrato in figura 10. A questo punto, in pratica, i primi recessi 32 sono collegati fra loro e formano, a coppie, vani 34 sopra le rispettive aree attive di memoria 25; inoltre, al di sopra delle aree attive di memoria 25 destinate ad alloggiare celle di memoria standard, sono definiti terzi recessi 35, delimitati lateralmente da coppie di strutture di isolamento 27.

In modo noto, vengono poi effettuate fasi di impiantazione ionica e diffusione, per realizzare nelle aree attive di memoria 25 regioni di canale di celle di memoria, qui per comodità non mostrate; contemporaneamente, nelle aree attive di circuiteria 26 vengono realizzati componenti elettronici formanti circuiti 36 di lettura/scrittura e di controllo, qui indicati solo schematicamente.

Successivamente, viene cresciuto termicamente uno strato di ossido di gate 37, ricoprente sia le aree attive di memoria 25, sia le aeree attive di circuiteria 26 e avente spessore pari ad alcuni nanometri (figura 11). Sulla fetta 20 viene quindi deposto un primo stra-. to di polisilicio 39, che ricopre l'intera fetta 20 e 25 riempie i secondi e i terzi recessi 33, 35 e i vani 34.

La fetta 20 viene poi planarizzata con un secondo trattamento CMP, che viene arrestato quando le strutture di isolamento 27 vengono nuovamente scoperte, come mostrato in figura 12. In questa fase, il primo strato di polisilicio 39 viene rimosso completamente, ad eccezione di porzioni residue interne ai secondi recessi. 33, ai vani 34 e ai terzi recessi 35 e formanti, nel primo caso, resistori 40 e prime armature 41a di condensatori; e negli altri casi terminali flottanti 44a, 10 45a di celle di memoria ad elevate prestazioni e, rispettivamente, di celle di memoria standard. In questo modo, in pratica, una sola deposizione di polisilicio, seguita da una fase di planarizzazione, permette di realizzare regioni conduttive estendentisi interamente 15 (resistori 40 e prime armature 41a) o parzialmente (terminali flottanti 44a) al di sopra di strutture di isolamento 27. Le fasi sopra descritte sono inoltre autoallineate, in quanto vengono eseguite sfruttando la conformazione superficiale della fetta 20.

20 Vengono poi deposti uno strato dielettrico 47, (frase tolta), e un secondo strato di polisilicio 48 (figura 13), che vengono selettivamente attaccati per completare condensatori 41, celle ad elevate prestazioni 44 e celle standard 45. In particolare, a partire 25 dal secondo strato di polisilicio 48 vengono realizzati seconde armature 41b, al di sopra delle prime armature 41a, e terminali di controllo 44b, 45b al di sopra dei terminali flottanti 44a, 45a di celle ad elevate prestazioni 44 e, rispettivamente, di celle standard 45. Inoltre, le seconde armature 41b e i terminali di controllo 44b, 45b sono isolati dalle regioni conduttive sottostanti (prime armature 41a, terminali flottanti 44a, 45a) tramite rispettive porzioni residue 47' dello strato dielettrico 47. Chiaramente, i terminali flottanti 44a e di controllo 44b delle celle ad elevate prestazioni hanno un maggior accoppiamento capacitivo rispetto a quelli delle celle standard, dato che hanno

10

15

20

Il procedimento viene quindi terminato con la deposizione di uno strato dielettrico protettivo 50, ad
esempio di ossido di silicio, e con l'apertura di contatti 51 attraverso lo strato protettivo 50. La fetta
20 viene infine divisa in singoli "dice" 52, come mostrato in figura 16; ciascun "die" 52 comprende un rispettivo dispositivo elettronico, che, nella forma di
realizzazione descritta è una memoria non volatile.

superficie maggiore. Essi si estendono infatti oltre le

rispettive aree attive 25 e occupano i primi recessi 32

delle strutture di isolamento 27 adiacenti.

Il procedimento secondo l'invenzione è chiaramente 25 vantaggioso, perché, con l'aggiunta di un solo attacco

mascherato delle strutture di isolamento 27, permette di realizzare sulla stessa fetta 20 sia componenti passivi ottimamente isolati dal substrato 21, sia celle di memoria con caratteristiche e prestazioni differenziate. In particolare, i componenti passivi (resistori 40 e condensatori 41) possono operare con tensioni elevate, senza rischi di rottura del dielettrico di isolamento e, inoltre, con accoppiamento capacitivo verso il substrato 21 sostanzialmente trascurabile. Tali componenti sono perciò adatti a essere impiegati nei circuiti di lettura/scrittura, ad esempio per realizzare pompe di carica. Per quanto riguarda invece le celle di memoria, il procedimento permette di realizzare celle con elevato accoppiamento capacitivo fra il terminale di controllo e il terminale flottante, oltre alle celle standard.

10

15

20

In questo caso, l'elevato accoppiamento capacitivo è utile, perché le celle di memoria realizzate in questo modo possono essere pilotate con basse tensioni e dunque hanno prestazioni ottimizzate. Celle di memoria di questo tipo sono particolarmente vantaggiose nel caso delle memorie cosiddette "embedded", che integrano anche circuiti logici ad alta complessita', come, adesempio, microcontrollori o DSP ("Digital Signal 25 cessors").

Inoltre, la definizione della maschera di resist 28 per l'attacco delle strutture di isolamento 27 non è critico e non presenta problemi di allineamento con le aree attive. Per il resto, il procedimento è autoallineato e quindi permette di realizzare celle standard di dimensioni estremamente contenute.

Nelle figure 17 e 18, in cui parti uguali a quelle già mostrate sono indicate con gli stessi numeri di riferimento, è illustrata una diversa forma di attuazione del procedimento secondo l'invenzione. In questo caso, dopo che sono state realizzate le strutture di isolamento 27 e la fetta 20 è stata planarizzata con il primo trattamento CMP, come già descritto in precedenza, viene deposta e definita una prima maschera di resist 55, che scopre soltanto parte di strutture di isolamento 27 delimitanti aree attive di memoria 25; le strutture di isolamento che delimitano le aree attive di circuiteria 26 sono invece protette (figura 17). Mediante un primo attacco controllato, vengono poi realizzati i primi recessi 32.

10

20

25

Dopo che la prima maschera di resist 55 e la maschera "hard" 22 sono state rimosse, sopra la fetta 20 viene realizzata una seconda maschera di resist 56. questa volta, tutte le aree attive di memoria 25 e le rispettive strutture di isolamento 27 vengono protette,

BERGADANCI KANA Ikonio di Ado k. 84081

mentre vengono lasciate scoperte porzioni centrali delle strutture di isolamento che delimitano le aree attive di circuiteria 26. La fetta 20 viene nuovamente attaccata in modo controllato e vengono scavati i secondi
recessi 33. La seconda maschera di resist 56 viene poi
rimossa e il procedimento viene concluso con la deposizione del primo strato di polisilicio 28, il secondo
trattamento CMP e la realizzazione di componenti passivi e celle di memoria, come già descritto, con riferimento alle figure 13-16.

10

25

In questo modo, il procedimento permette di realizzare recessi aventi profondità differenziate. In
particolare, è possibile controllare con maggior precisione il primo attacco, che è più critico. I primi re15 cessi 32, infatti, devono alloggiare uno strato di polisilicio di spessore sufficiente a sopportare il trattamento CMP senza subire danni, ma al tempo stesso non
devono mai avere profondità tale da scoprire le aree
attive di memoria 25. In base alle specifiche di progetto del singolo dispositivo di memoria, invece, potrebbe essere conveniente realizzare secondi recessi 33
più profondi.

Risulta infine evidente che al procedimento descritto possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione. In particolare, le fasi di attacco mascherato per aprire i primi e i secondi recessi 32, 33 possono essere condotte sia prima, sia dopo la rimozione della maschera "hard" 22. I primi recessi 32 potrebbero essere scavati anche solo nelle strutture di isolamento 27 delimitanti un lato delle aeree attive di memoria 25 e non in quelle delimitanti gli altri lati; in pratica, per ciascuna area attiva di memoria, in questo caso viene definito un solo primo recesso 32. Inoltre, i dispositivi di memoria realizzati secondo il procedimento non devono necessariamente comprendere sia componenti passivi realizzati sopra le strutture di isolamento, sia celle di memoria ad elevate prestazioni; al contrario, il procedimento può anche essere sfruttato per realizzare solo resistori, solo condensatori oppure solo celle di memoria ad elevate prestazioni. Infine, come già accennato in precedenza, il procedimento può essere utilizzato anche per realizzare dispositivi diversi dalle memorie non volatili, come ad esempio memorie volatili.

5

10

#### RIVENDICAZIONI

- 1. Procedimento autoallineato per la fabbricazione di dispositivi elettronici integrati, comprendente le fasi di:
- in una fetta (20) semiconduttrice avente un substrato (21), realizzare strutture di isolamento (27) delimitanti aree attive (25, 26) e sporgenti rispetto a detto substrato (21);
- deporre un primo strato conduttivo (39), rico10 prente dette strutture di isolamento (27) e dette aree
  . attive (25, 26); e
  - rimuovere parzialmente detto primo strato conduttivo (28);

caratterizzato dal fatto che prima di detta fase di deporre detto primo strato conduttivo (28) viene eseguita la fase di scavare dette strutture di isolamento (27).

2. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detta fase di deporre detto primo strato conduttivo (39) comprende riempire dette strutture di isolamento (27).

20

25

3. Procedimento secondo la rivendicazione 1 o 2, caratterizzato dal fatto che detta fase di scavare comprende asportare porzioni laterali (27a) di dette strutture di isolamento (27), in modo da formare primi

recessi (32).

5

15

- 4. Procedimento secondo la rivendicazione 3, caratterizzato dal fatto che detti primi recessi sono definiti al di sopra e lateralmente rispetto a rispettive dette aree attive (25).
- 5. Procedimento secondo la rivendicazione 3 o 4, caratterizzato dal fatto che detta fase di asportare parzialmente comprende formare prime regioni conduttive (44a), estendentisi all'interno di almeno uno di detti primi recessi (32) e sopra a una rispettiva detta area attiva (25).
  - 6. Procedimento secondo la rivendicazione 5, caratterizzato dal fatto che dette prime regioni conduttive (44a) sono terminali flottanti di rispettive prime celle di memoria (44).
    - 7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detta fase di scavare comprende asportare porzioni centrali (27b) di dette strutture di isolamento (27), in modo
      da formare secondi recessi (33).
    - 8. Procedimento secondo la rivendicazione 7, caratterizzato dal fatto che detti secondi recessi (33) sono delimitati lateralmente e inferiormente da rispettive dette strutture di isolamento (27).
- 25 9. Procedimento secondo la rivendicazione 8 o 9,

caratterizzato dal fatto che detta fase di asportare parzialmente comprende formare seconde regioni conduttive (40, 41a), alloggiate all'interno di rispettivi detti secondi recessi (33).

- 10. Procedimento secondo la rivendicazione 9, caratterizzato dal fatto che dette seconde regioni conduttive (40) comprendono resistori.
- 11. Procedimento secondo la rivendicazione 9 o 10, caratterizzato dal fatto che dette seconde regioni conduttive (41a) comprendono prime armature di rispettivi condensatori (41).
  - 12. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detta fase di scavare comprende eseguire almeno un primo attacco mascherato di dette strutture di isolamento (27).

15

- 13. Procedimento secondo la rivendicazione 12, caratterizzato dal fatto che detta fase di scavare comprende eseguire un secondo attacco mascherato di dette strutture di isolamento (27).
- 14. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che
  detta fase di asportare parzialmente comprende planarizzare detta fetta (20).
- 25 15. Procedimento secondo una qualsiasi delle ri-

vendicazioni precedenti, caratterizzato dal fatto che detta fase di asportare parzialmente è seguita dalle fasi di:

- formare uno strato dielettrico (47) al di sopra 5 di detta fetta (20);
  - deporre un secondo strato conduttivo (48) al di sopra di detto strato dielettrico (47); e
  - rimuovere selettivamente detto strato dielettrico (47) e detto secondo strato conduttivo (48).
- 16. Procedimento secondo la rivendicazione 15, caratterizzato dal fatto che detta fase di rimuovere selettivamente comprende formare terze regioni conduttive (41b, 44b).
- 17. Procedimento secondo le rivendicazioni 6 e 16,
  15 caratterizzato dal fatto che dette terze regioni conduttive (44b) comprendono terminali di controllo di
  dette celle di memoria (44).
  - 18. Procedimento secondo le rivendicazioni 11 e 16, caratterizzato dal fatto che dette terze regioni conduttive (41b) comprendono seconde armature di detti condensatori (41).

- 19. Dispositivo elettronico integrato comprendente:
- un corpo (20) semiconduttore, avente un substra25 to (21); e

- una pluralità di strutture di isolamento (27), delimitanti aree attive (25, 26) e aventi rispettive porzioni sporgenti (27a) rispetto a detto substrato (21);
- 5 caratterizzato dal fatto che dette strutture di isolamento (27) hanno rispettivi recessi (32, 33) alloggianti almeno parzialmente regioni conduttive (40, 41a, 44a).
- 20. Dispositivo secondo la rivendicazione 19, ca10 ratterizzato dal fatto che detti recessi (32) sono definiti lateralmente rispetto a rispettive porzioni
  sporgenti (27a) di dette strutture di isolamento (27).
  - 21. Dispositivo secondo la rivendicazione 19 o 20, caratterizzato dal fatto che dette regioni conduttive (44a) comprendono terminali di celle di memoria (44), disposti al di sopra di rispettive dette aree attive (25) ed estendentisi lateralmente all'interno di almeno uno di detti recessi (32).


- 22. Dispositivo secondo la rivendicazione 19, ca20 ratterizzato dal fatto che detti recessi (33) sono definiti centralmente rispetto a rispettive dette porzioni sporgenti (27a) di dette strutture di isolamento
  (27).
- 23. Dispositivo secondo la rivendicazione 22, det-25 te regioni conduttive (40, 41a) sono interamente allog-

giate all'interno di rispettivi detti recessi (33).

- 24. Dispositivo, secondo la rivendicazione 22 o 23, caratterizzato dal fatto che dette regioni conduttive (40) comprendono resistori.
- 25. Dispositivo secondo una qualsiasi delle rivendicazioni 22-24, caratterizzato dal fatto che dette regioni conduttive (41a) comprendono prime armature di condensatori (41).

p.i.: STMICROELECTRONICS S.R.L.





p.i.: STMICROELECTRONICS S.R.L.

BERGATY AND PAIRING

(Iscriffo all All J. 8438)

### TO 2.002 A 000997 Caso 02-AG-195/RR








Fig.5








p.i.: STMICROELECTRONICS S.R.L.





# TO 2002A 000997 Caso 02-AG-195/RR







Fig.9



p.i.: STMICROELECTRONICS S.R.L.

## 10 2002A000992 2 002-AG-195/RR




Fig.11




Fig.12





Fig.13





### 10 2002A00099Z



p.i.: STMICROELECTRONICS/S.R.L.

#### TO 2002A00099Z




Fig.17




Fig.18

p.i.: STMICROELECTRONICS S.R.L.

BERGAD (MACHARKO)

Uscritto dil Alba n. (438)